В HTML      В PDF
микроэлектроника, микросхема, транзистор, диод, микроконтроллер, память, msp430, Atmel, Maxim, LCD, hd44780, t6963, sed1335, avr, mega128
Предприятия Компоненты Документация Применения Статьи Новости

  • ЖК-модули
  • Контроллеры
  • ИС поддержки
  • Применения
  • Технологии
  • FAQ

    Ссылки
  • Поставщики
  • Производители

    •  
    Пересюхтюмя


    13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





    Выставка Передовые Технологии Автоматизации




    Главная страница > ЖКИ > Драйвера > KS0108B
    Пересюхтюмя


    13-я Международная выставка электронных компонентов и комплектующих для электронной промышленности





    Выставка Передовые Технологии Автоматизации


    2. Входные/выходные сигналы KS0108B

    Обозначение Вход/выход Описание
    VDD
    VSS
    VEE1.2    		 питание Для схемы внутренней логики (+5В±10%)
    GND (0В)
    Для схемы драйвера ЖКИ
    VSS=0В, VDD=5Вj3/4 10% VDD-VEE=8В~17В
    VEE1 и VEE2 подключаются к такому же напряжению
    V0L, V0R
    V2L, V2R
    V3L, V3R
    V5L, V5R    		 питание Источник напряжения смещения для управления ЖКИ.
    Выбранный уровень Невыбранный уровень
    V0L(R), V5L(R) V2L(R), V3L(R)
    CS1B
    CS2B
    CS3    		 вход Выбор кристалла.
    Для ввода или вывода данных.
    На входах должно быть CS1B=L, CS2B=L и CS3=H.
    M вход Вход альтернативного сигнала управления ЖКИ
    ADC вход Сигнал управления адресом счётчика адреса Y.
    ADC=H ® DB<0:7>=0 ® Y0 ® S1                  
         DB<0:7>=63 ® Y63 ® S64
ADC=L ® DB<0:7>=0 ® Y63 ® S64 
         DB<0:7>=63 ® Y0 ® S1
    FRM вход Сигнал управления синхронизацией.
    Инициализирует 6-битовый счётчик Z и синхронизирует общий сигнал с сигналом кадра, когда сигнал кадра переходит в высокое состояние.
    E вход Сигнал разрешения.
    режим записи (R/W=L) ® данные DB<0:7>
    защёлкиваются по спаду E
    режим чтения (R/W=H) ® DB<0:7> показывают
    читаемые данные, когда E в высоком состоянии
    CLK1
    CLK2     		вход 2 фазовый тактовый сигнал для внутреннего функционирования.
    Используется для выполнения команд для ввода/вывода данных ОЗУ изображения и других.
    CL вход Сигнал синхронизации отображения.
    Данные изображения защёлкиваются по фронту сигнала CL и счётчик Z-адреса увеличивается по спаду сигнала CL.
    RS вход Данные или команда.
    RS=H ® DB<0:7> : ОЗУ данных изображения
    RS=L ® DB<0:7> : Данные команды
    R/W вход Чтение или Запись.
    R/W=H ® Данные появляются на DB<0:7> и могут быть прочитаны ЦПУ пока E=H, CS1B=L, CS2B=L и CS3=H.
    R/W=Ljae Данные изображения DB<0:7> могут быть прочитаны по спаду E при CS1B=L, CS2B=L и CS3=H.
    DB0 ~ DB7 вход/выход Шина данных.
    S1 ~ S64 выход Выходы сегментного драйвера ЖКИ.
    ОЗУ данных изображения 1: ВКЛ
    ОЗУ данных изображения 0: ВЫКЛ
    (Соотношение между ОЗУ данных изображения & M)
    M ДАННЫЕ Выходной Уровень
    L L V2
    H V0
    H L V3
    H V5
    RSTB вход Сигнал Сброса.
    При RSTB=L
    (1) Регистр ВКЛ/ВЫКЛ отображения сбрасывается в 0 (отображение выкл).
    (2) Регистр начальной строки отображения сбрасывается в 0 (Z-адрес установлен в 0, отображение со строки 0).
    После снятия сброса, это состояние может быть изменено командой.


    <-- Предыдущая страница Оглавление Следующая страница -->